発明情報

背景

IoTの高性能化に向けて、たとえば MOS 集積回路が形成される半導体基板上で、一定の低周波数（数 Hz 以下）のパルス信号を繰り返し出力するタイミングデバイスの小面積化および低消費電力化が望まれています。一方で、出力信号を低周波数化するほどコンデンサの大容量化が必要とされ、半導体基板上で一定の面積が必要となりかつ消費電力も多くなります。つまり、回路素子面積および低周波数化との間にトレードオフの関係が存在していました。

発明概要と利点

本発明の集積回路用タイミングデバイスは、２つのリーク電流発生素子を備えた回路（図 1a ）とすることで、コンデンサを小容量とすることができるため、低周波数を用いる場合においても、小型化かつ低消費電力化の実現が期待できます（表 1 ）。
55nm CMOS プロセスにおいて試作した実集積回路で有効性を実証しました。

➢ 小型化と低消費電力の両方を実現
従来のリーク電流発生素子を１つ用いたもの（図1b） と異なり、２つのリーク電流発生素子の差電流を利用してコンデンサを充電します。図１記載のような回路において周波数（ f ）が一定の場合、リーク電流（ Ileak ）がコンデンサ容量（C ）に比例する（ f ∝ Ileak /C ）ため、リーク電流を小さくすれば小容量のコンデンサが実現でき、消費電力が低減できます。また、従来の回路と比較してFoM （信号周波数と占有面積の積）を約 1/10 とすることができ、出力信号を低周波数とした場合の小型化も期待されます。

➢MOS集積回路の微細化に対しても高い特性を維持
プロセス（MOS 集積回路のゲート長）を小さくした場合でも、従来技術と比較して優位性を維持しています （図 1) 。